radioelectronicsИзвестия высших учебных заведений России. РадиоэлектроникаJournal of the Russian Universities. Radioelectronics1993-89852658-4794Saint Petersburg Electrotechnical University10.32603/1993-8985-2022-25-6-61-69radioelectronics-695Research ArticleПРОЕКТИРОВАНИЕ И ТЕХНОЛОГИЯ РАДИОЭЛЕКТРОННЫХ СРЕДСТВENGINEERING DESIGN AND TECHNOLOGIES OF RADIO ELECTRONIC FACILITIESВыбор схемы программирования мемристорных элементовSelecting a Programming Scheme for Memristor Elementshttps://orcid.org/0000-0003-0583-7662БукваревЕ. А.BukvarevE. A.

Букварев Евгений Александрович – старший преподаватель кафедры информационных радиосистем

ул. Минина, д. 24, Нижний Новгород, 603950

Evgenii A. Bukvarev, senior lecturer of the department of informational radio systems

24, Minin St., Nizhny Novgorod 603950

bukvarev@nntu.ruhttps://orcid.org/0000-0003-0531-209XФоминаК. С.FominaK. S.

Фомина Ксения Сергеевна – аспирант, инженер и ассистент кафедры информационных радиосистем

ул. Минина, д. 24, Нижний Новгород, 603950

Ksenia S. Fomina, Engineer, Postgraduate and Assistant of the Department of Informational Radio Systems

24, Minin St., Nizhny Novgorod 603950

ksf96@mail.ruhttps://orcid.org/0000-0002-3938-8896ЩаниковС. А.ShchanikovS. A.

Щаников Сергей Андреевич – кандидат технических наук (2013), доцент (2018), ведущий научный сотрудник лаборатории разработки систем искусственного интеллекта

ул. Орловская, д. 23, Муром, 602264

Sergei A. Shchanikov, Cand. Sci. (Eng.) (2013), Associate Professor (2018), leading researcher of the laboratory of designing artificial intelligence systems

23, Orlovskaya St., Murom 602264

seach@inbox.ruНижегородский государственный технический университет им. Р. Е. АлексееваРоссияNizhny Novgorod State Technical University named after R. E. AlekseevRussian FederationМуромский институт (филиал) Владимирского государственного университета им. А. Г. и Н. Г. СтолетовыхРоссияMurom Institute (branch) of Vladimir State UniversityRussian Federation2022281220222566169Copyright © Букварев Е.А., Фомина К.С., Щаников С.А., 20222022Букварев Е.А., Фомина К.С., Щаников С.А.Bukvarev E.A., Fomina K.S., Shchanikov S.A.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://re.eltech.ru/jour/article/view/695Введение

Введение. Массив мемристивных элементов может быть использован в перспективных системах нейровычислений в качестве программируемого сопротивления (аналогового коэффициента умножения) при проведении операций аналогового умножения векторов дискретного по времени. Для формирования требуемого сопротивления мемристор должен быть подвергнут процедуре "программирования". В статье рассматриваются типовые схемы программирования и предлагается новая схема универсального устройства программирования мемристора.

Цель работы

Цель работы. Выявить или разработать оптимальную схему программирования мемристоров, анализируя преимущества и недостатки существующих способов.

Материалы и методы

Материалы и методы. Процедура программирования может быть осуществлена двумя способами – SET и RESET, связанными с различным направлением движения по вольт-амперной характеристике мемристора и его переводом в то или иное состояние. Контроль процесса программирования осуществляется в программе схемотехнического моделирования LTspice.

Результаты

Результаты. Проанализированы типовые схемы программирования мемристора, выявлены преимущества и недостатки существующих способов. Предложена новая универсальная схема с использованием переменного резистора. Проведено схемотехническое моделирование при фиксированном значении сопротивления переменного резистора и при вариации разных значений сопротивления в пределах допустимых значений сопротивлений мемристора.

Заключение

Заключение. Режим программирования SET позволяет достичь большей линейности изменения сопротивления мемристора по сравнению с режимом RESET. Применение схемы с использованием переменного резистора и двухполярного источника напряжения позволяет осуществить программирование любого типа и исключает необходимость перекоммутации мемристора. Результаты моделирования подтверждают работоспособность предложенного способа. Дополнительно к наличию компаратора в схему можно ввести и АЦП для возможности выбора средства измерения сопротивления мемристора как в процессе проведения программирования, так и для целей контроля сопротивления мемристора по окончании процедуры.

Introduction

Introduction. An array of memristive elements can be used in prospective neural computing systems as a programmable resistance (analog multiplication factor) when performing operations of analog vector multiplication, discrete in time. To form the required resistance, the memristor should be subjected to a programming procedure. This article discusses conventional programming schemes and proposes a new versatile programming scheme for memristor elements.

Aim

Aim. To identify or develop an optimal programming scheme for memristors by analyzing the advantages and disadvantages of existing methods.

Materials and methods

Materials and methods. The programming procedure can be carried out using either SET or RESET, depending on a different direction of movement according to the volt-ampere characteristic of the memory and its transfer to a particular state. The programming process is controlled in the LTspice circuit modeling program.

Results

Results. Typical programming schemes of memristors were analyzed; advantages and disadvantages of existing methods were revealed. A new versatile circuit based on a variable resistor was proposed. The circuit was simulated both under a fixed resistance of the variable resistor and when varying the memristor resistance values within their permissible range.

Conclusion

Conclusion. In comparison with the RESET mode, the SET programming mode provides for a greater linearity of variations in the memristor resistance. The use of a circuit based on a variable resistor and a bipolar voltage source allows programming of any type and eliminates the need for recommutation of the memristor. The simulation results confirm the feasibility of the proposed method. The proposed circuit can be complemented not only with a comparator, but also with an ADC. This will provide the possibility of selecting various means for measuring the memristor resistance both during programming and for the purpose of monitoring the memristor resistance at the end of the procedure.

мемристорпрограммируемое сопротивлениеаналоговые нейровычислениясхема программированияискусственный интеллектmemristorprogrammable resistanceanalog neural calculationsprogramming schemeartificial intelligenceРабота выполнена при поддержке субсидии Министерства науки и высшего образования РФ (проект № 13.2251.21.0098, соглашение № 075-15- 2021-1017).The project was supported by a Grant from the Ministry of Science and Higher Education of the Russian Federation (project no. 13.2251.21.0098, Agreement no. 075-15- 2021-1017).ReferencesSharma G., Bhargava L. CMOS-Memristor Inverter Circuit Design and Analysis Using Cadence Virtuoso // Intern. Conf. on Recent Advances and Innovations in Engineering. Jaipur, India, 23–25 Dec. 2016. IEEE, 2016. P. 1–5. doi: 10.1109/ICRAIE.2016.7939571Sharma G., Bhargava L. CMOS-Memristor Inverter Circuit Design and Analysis Using Cadence Virtuoso // Intern. Conf. on Recent Advances and Innovations in Engineering. Jaipur, India, 23–25 Dec. 2016. IEEE, 2016. P. 1–5. doi: 10.1109/ICRAIE.2016.7939571Dao N. C., Koch D. Memristor-based Reconfigurable Circuits: Challenges in Implementation // Intern. Conf. on Electronics, Information and Communication. Barcelona, Spain, 19–22 Jan. 2020. IEEE, 2020. P. 1–6. doi: 10.1109/ICEIC49074.2020.9051174Dao N. C., Koch D. Memristor-based Reconfigurable Circuits: Challenges in Implementation // Intern. Conf. on Electronics, Information and Communication. Barcelona, Spain, 19–22 Jan. 2020. IEEE, 2020. P. 1–6. doi: 10.1109/ICEIC49074.2020.9051174Fully hardware-implemented memristor convolutional neural network / P. Yao, H. Wu, B. Gao, J. Tang, Q. Zhang, W. Zhang, J. J. Yang, H. Qian // Nature. 2020. Vol. 577. P. 641–646. doi: 10.1038/s41586-020-1942-4Fully hardware-implemented memristor convolutional neural network / P. Yao, H. Wu, B. Gao, J. Tang, Q. Zhang, W. Zhang, J. J. Yang, H. Qian // Nature. 2020. Vol. 577. P. 641–646. doi: 10.1038/s41586-020-1942-4Neuro-inspired computing chips / W. Zhang, B. Gao, J. Tang, P. Yao, S. Yu, M.-F. Chang, H.-J. Yoo, H. Qian, H. Wu // Nature Electronics. 2020. Vol. 3. P. 371–382. doi: 10.1038/s41928-020-0435-7Neuro-inspired computing chips / W. Zhang, B. Gao, J. Tang, P. Yao, S. Yu, M.-F. Chang, H.-J. Yoo, H. Qian, H. Wu // Nature Electronics. 2020. Vol. 3. P. 371–382. doi: 10.1038/s41928-020-0435-7Zidan M. A., Strachan J. P., Lu W. D. The future of electronics based on memristive systems // Nature Electronics. 2018. Vol. 1. P. 22–29. doi: 10.1038/s41928-017-0006-8Zidan M. A., Strachan J. P., Lu W. D. The future of electronics based on memristive systems // Nature Electronics. 2018. Vol. 1. P. 22–29. doi: 10.1038/s41928-017-0006-8Neurohybrid Memristive CMOS-Integrated Systems for Biosensors and Neuroprosthetics / A. Mikhaylov, A. Pimashkin, Y. Pigareva, S. Gerasimova, E. Gryaznov, S. Shchanikov, A. Zuev, M. Talanov, I. Lavrov, V. Demin, V. Erokhin, S. Lobov, I. Mukhina, V. Kazantsev, H. Wu, B. Spagnolo // Frontiers in Neuroscience. 2020. Vol. 14. P. 1–14. doi: 10.3389/fnins.2020.00358Neurohybrid Memristive CMOS-Integrated Systems for Biosensors and Neuroprosthetics / A. Mikhaylov, A. Pimashkin, Y. Pigareva, S. Gerasimova, E. Gryaznov, S. Shchanikov, A. Zuev, M. Talanov, I. Lavrov, V. Demin, V. Erokhin, S. Lobov, I. Mukhina, V. Kazantsev, H. Wu, B. Spagnolo // Frontiers in Neuroscience. 2020. Vol. 14. P. 1–14. doi: 10.3389/fnins.2020.00358In-memory vector-matrix multiplication in monolithic complementary metal–oxide–semiconductor–memristor integrated circuits: design choices, challenges, and perspectives / A. Amirsoleimani, F. Alibart, V. Yon, J. Xu, M. R. Pazhouhandeh, S. Ecoffey, Y. Beilliard, R. Genov, D. Drouin // Advanced Intelligent Systems. 2020. Vol. 2, № 11. P. 2000115. doi: 10.1002/aisy.202000115In-memory vector-matrix multiplication in monolithic complementary metal–oxide–semiconductor–memristor integrated circuits: design choices, challenges, and perspectives / A. Amirsoleimani, F. Alibart, V. Yon, J. Xu, M. R. Pazhouhandeh, S. Ecoffey, Y. Beilliard, R. Genov, D. Drouin // Advanced Intelligent Systems. 2020. Vol. 2, № 11. P. 2000115. doi: 10.1002/aisy.202000115Yttria-stabilized zirconia cross-point memristive devices for neuromorphic applications / A. V. Emelyanov, K. E. Nikiruy, V. A. Demin, V. V. Rylkov, A. I. Belov, D. S. Korolev, E. G. Gryaznov, D. A. Pavlov, O. N. Gorshkov, A. N. Mikhaylov, P. Dimitrakis // Microelectronic Engineering. 2019. Vol. 215. P. 110988. doi: 10.1016/j.mee.2019.110988Yttria-stabilized zirconia cross-point memristive devices for neuromorphic applications / A. V. Emelyanov, K. E. Nikiruy, V. A. Demin, V. V. Rylkov, A. I. Belov, D. S. Korolev, E. G. Gryaznov, D. A. Pavlov, O. N. Gorshkov, A. N. Mikhaylov, P. Dimitrakis // Microelectronic Engineering. 2019. Vol. 215. P. 110988. doi: 10.1016/j.mee.2019.110988Design and Hardware Implementation of Memristor-Based Multilayer Perceptron Network for a Bidirectional Adaptive Neural Interface / S. Shchanikov, A. Zuev, I. Bordanov, D. Nikishov, S. Danilin, A. Belov, D. Korolev, Y. Pigareva, A. Pimashkin, A. Mikhaylov, V. Kazantsev // 3d Intern. Conf. Neurotechnologies and Neurointerfaces. Kaliningrad, Russia, 13–15 Sept. 2021. IEEE, 2021. P. 100– 103. doi: 10.1109/CNN53494.2021.9580437Design and Hardware Implementation of Memristor-Based Multilayer Perceptron Network for a Bidirectional Adaptive Neural Interface / S. Shchanikov, A. Zuev, I. Bordanov, D. Nikishov, S. Danilin, A. Belov, D. Korolev, Y. Pigareva, A. Pimashkin, A. Mikhaylov, V. Kazantsev // 3d Intern. Conf. Neurotechnologies and Neurointerfaces. Kaliningrad, Russia, 13–15 Sept. 2021. IEEE, 2021. P. 100– 103. doi: 10.1109/CNN53494.2021.9580437Write and Read Circuit for Memristor Analog Resistance Switching Constantine / S. M. A. Mokhtar, W. F. H. Abdullah, K. A. Kadiran, R. Rifin, M. Omar // IEEE 8th Control and System Graduate Research Colloquium. Shah Alam, Malaysia, 4–5 Aug. 2017. IEEE, 2017. P. 13–16. doi: 10.1109/ICSGRC.2017.8070559Write and Read Circuit for Memristor Analog Resistance Switching Constantine / S. M. A. Mokhtar, W. F. H. Abdullah, K. A. Kadiran, R. Rifin, M. Omar // IEEE 8th Control and System Graduate Research Colloquium. Shah Alam, Malaysia, 4–5 Aug. 2017. IEEE, 2017. P. 13–16. doi: 10.1109/ICSGRC.2017.8070559Olumodeji O. A., Gottardi M. A pulse-based memristor programming circuit // IEEE Intern. Symp. on Circuits and Systems. Baltimore, Maryland, USA, 28–31 May 2017. IEEE, 2017. P. 1–4. doi: 10.1109/ISCAS.2017.8050793Olumodeji O. A., Gottardi M. A pulse-based memristor programming circuit // IEEE Intern. Symp. on Circuits and Systems. Baltimore, Maryland, USA, 28–31 May 2017. IEEE, 2017. P. 1–4. doi: 10.1109/ISCAS.2017.8050793Lee T.-W., Nickel J. H. Memristor Resistance Modulation for Analog Applications // IEEE Electron Device Letters. 2012. Vol. 33, № 10. P. 1456–1458. doi: 10.1109/LED.2012.2207429Lee T.-W., Nickel J. H. Memristor Resistance Modulation for Analog Applications // IEEE Electron Device Letters. 2012. Vol. 33, № 10. P. 1456–1458. doi: 10.1109/LED.2012.2207429An Efficient Programming Framework for Memristor-based Neuromorphic Computing Grace / L. Zhang, B. Li, X. Huang, C. Shen, S. Zhang, F. Burcea, H. Graeb, T.-Y. Ho, H. Li, U. Schlichtmann // Design, Automation & Test in Europe Conference & Exhibition. Grenoble, France, 1–5 Feb. 2021. IEEE, 2021. P. 1068– 1073. doi: 10.23919/DATE51398.2021.9474084An Efficient Programming Framework for Memristor-based Neuromorphic Computing Grace / L. Zhang, B. Li, X. Huang, C. Shen, S. Zhang, F. Burcea, H. Graeb, T.-Y. Ho, H. Li, U. Schlichtmann // Design, Automation & Test in Europe Conference & Exhibition. Grenoble, France, 1–5 Feb. 2021. IEEE, 2021. P. 1068– 1073. doi: 10.23919/DATE51398.2021.9474084Reliability of analog resistive switching memory for neuromorphic computing / M. Zhao, B. Gao, J. Tang, H. Qian, H. Wu // Applied Physics Reviews. 2020. Vol. 7, № 1. P. 011301. doi: 10.1063/1.5124915Reliability of analog resistive switching memory for neuromorphic computing / M. Zhao, B. Gao, J. Tang, H. Qian, H. Wu // Applied Physics Reviews. 2020. Vol. 7, № 1. P. 011301. doi: 10.1063/1.5124915Gomez J., Vourkas I., Abusleme A. Exploring Memristor Multi-Level Tuning Dependencies on the Applied Pulse Properties via a Low Cost Instrumentation Setup // IEEE Access. 2019. Vol. 7. P. 59413–59421. doi: 10.1109/ACCESS.2019.2915100Gomez J., Vourkas I., Abusleme A. Exploring Memristor Multi-Level Tuning Dependencies on the Applied Pulse Properties via a Low Cost Instrumentation Setup // IEEE Access. 2019. Vol. 7. P. 59413–59421. doi: 10.1109/ACCESS.2019.2915100

The authors declare that there are no conflicts of interest present.